在近日DeHot Chips大会上,Intel公布了SoC(片上系统)处理器“Tolapai”De更多技术细节.

　　

　　自从多年前De“Timna”失败之后,Tolapai是Intel第一次尝试SoC处理器设计,发布后将成为自1994年De80386EX以来Intel首款整合内存控制器De处理器.Tolapai之所以备受关注,就是因为它将是x86 ISA指令集架构进军嵌入式领域De重大举措,直面PowerPC、ARM、MIPS ISA等.

　　Tolapai处理器基于改良版DePentium M核心,所以只是32-bit设计,不过作为嵌入式产品,64-bit支持也并不是必需De.Tolapai频率600MHz、1GHz、1.2GHz,采用65nm工艺制造,集成1.48亿个晶体管,封装面积37.5×37.5mm,热设计功耗13-20W.

　　Tolapai集成了北桥和南桥,其中北桥拥有单通道64-bit DDR2内存控制器、四通道DMA控制器、18条PCI-E通道(一个x2、两个x4、两个x1),南桥则支持两个USB、两个SATA、两个UART(通用异步串行收发接器)、37个GPIO(通用输入/输出)、Timer(定时器)、RTC(实时时钟)、WDT(看门狗定时器)等.

　　从上边De规格里我们看不到以太网等,这是因为南桥内还有一块特殊区域“加速与输入输出联合”,支持三个千兆以太网、一个本地扩展总线、一个同步串口(SSP)、三个时分多路复用(TDM)、两个控制器局域网(CAN).该区域兼容IntelDeQuickAssist加速层,同时配备256KB SRAM缓存、随机数生成器、数字加密和签名算法硬件加速等安全特性.

　　至于GPU部分,Tolapai并不打算同时整合,因为Intel认为没有这种必要.

　　简单地说,对于IPSec应用来说,Tolapai可以身兼四职：x86处理器、内存控制器(MCH)、输入输出控制器(ICH)、加密加速器.

　　Tolapai一旦发布,受影响最大De自然是正专心于嵌入式x86领域DeVIA,同时基于TolapaiDeUMPC也会更加强大、更加便携.

　　

上一篇：AMD宣布了 下一代架构新指令集SSE5  
下一篇：AMD分析近期服务器、桌面、笔记本！